

WO 2015/083304 A1

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2015年6月11日(11.06.2015)

(10) 国際公開番号

WO 2015/083304 A1

(51) 国際特許分類:
H01L 21/338 (2006.01) H01L 29/78 (2006.01)
H01L 21/336 (2006.01) H01L 29/812 (2006.01)
H01L 29/778 (2006.01)

(21) 国際出願番号: PCT/JP2014/004423

(22) 国際出願日: 2014年8月28日(28.08.2014)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2013-253365 2013年12月6日(06.12.2013) JP

(71) 出願人: 株式会社デンソー(DENSO CORPORATION) [JP/JP]; 〒4488661 愛知県刈谷市昭和町1丁目1番地 Aichi (JP).

(72) 発明者: 土屋 義規(TSUCHIYA, Yoshinori); 〒4488661 愛知県刈谷市昭和町1丁目1番地株式会社デンソー内 Aichi (JP). 星 真一(HOSHI, Shinichi); 〒4488661 愛知県刈谷市昭和町1丁目1番地株式会社デンソー内 Aichi (JP). 富田 一義(TOMITA, Kazuyoshi); 〒4801192 愛知県長久手市横道41番地の1株式会社豊田中央研究所内

Aichi (JP). 伊藤 健治(ITOH, Kenji); 〒4801192 愛知県長久手市横道41番地の1株式会社豊田中央研究所内 Aichi (JP). 樹神 雅人(KODAMA, Masahito); 〒4801192 愛知県長久手市横道41番地の1株式会社豊田中央研究所内 Aichi (JP). 上杉 勉(UESUGI, Tsutomu); 〒4801192 愛知県長久手市横道41番地の1株式会社豊田中央研究所内 Aichi (JP).


(74) 代理人: 金 順姫(KIN, Junhi); 〒4600003 愛知県名古屋市中区錦2丁目13番19号 瀧定ビル6階 Aichi (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 半導体装置およびその製造方法



(57) Abstract: This semiconductor device comprises a switching device which is provided with: a substrate (1) that is configured from a semi-insulating material or a semiconductor; channel formation layers (2, 3) that are formed on the substrate and are configured from a compound semiconductor which is mainly composed of a group 3 nitride; a gate structure that is obtained by forming a gate electrode (6) on the channel formation layers with a gate insulating film (5) being interposed therebetween; and a source electrode (7) and a drain electrode (8) that are formed on the channel formation layers so as to sandwich the gate structure therebetween. If a region of the channel formation layers, where the switching device is formed, is defined as an element region and a region around the element region is defined as an element isolation region, a collapse suppressing layer (9), which is configured from an insulating material, is formed on the channel formation layers in the element region and a leakage suppressing layer (10), which is configured from an insulating material different from that of the collapse suppressing layer, is formed on the channel formation layers in the element isolation region.

(57) 要約:

[続葉有]



- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK,

SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告(条約第21条(3))

半導体装置は、半絶縁性もしくは半導体にて構成される基板(1)と、基板上に形成された3族元素の窒化物を主成分とする化合物半導体にて構成されたチャネル形成層(2、3)と、チャネル形成層上に、ゲート絶縁膜(5)を介してゲート電極(6)が形成されたゲート構造と、チャネル形成層上において、ゲート構造を挟んだ両側に配置されたソース電極(7)およびドレイン電極(8)と、を備えたスイッチングデバイスを含む。チャネル形成層のうち、スイッチングデバイスが形成される領域を素子領域、素子領域の周囲を素子分離領域とすると、絶縁材料で構成されるコラプス抑制層(9)が素子領域においてチャネル形成層上に形成され、コラプス抑制層とは異なる絶縁材料で構成されるリーク抑制層(10)が素子分離領域においてチャネル形成層上に形成される。

明細書

発明の名称：半導体装置およびその製造方法

関連出願の相互参照

[0001] 本開示は、2013年12月6日に出願された日本出願番号2013-253365号に基づくもので、ここにその記載内容を援用する。

技術分野

[0002] 本開示は、Ga（ガリウム）、Al（アルミニウム）、In（インジウム）などの3族元素の窒化物を主成分とする化合物半導体を用いたスイッチングデバイスを含む半導体装置およびその製造方法に関する。例えば、本開示は、スイッチングデバイスとして、GaN-HEMT (High electron mobility transistor: 高電子移動度トランジスタ) デバイスの一つである横型HEMTを有する半導体装置に適用されると好適である。

背景技術

[0003] 従来、特許文献1において、3族元素の窒化物半導体層を用いて複数の素子形成を行う構造において、各素子間の絶縁分離構造の形成を容易に行えるようにする方法が開示されている。具体的には、3族元素の窒化物半導体層のうちの素子領域の周囲（以下、素子分離領域という）にイオン注入を行って改質領域を形成し、酸化処理の際に改質領域での酸化反応が促進させられるようにしている。これにより、素子分離領域に絶縁酸化膜が形成され易くなり、各素子間の絶縁分離構造の形成を容易に行うことが可能になる。しかしながら、このような方法では、素子分離領域において絶縁酸化膜が形成され易くなるものの、素子領域にも熱酸化によって部分的に絶縁酸化膜が形成され、表面の凹凸を増大させてしまう。このため、素子領域にスイッチングデバイスを形成したときに、移動度が低下してデバイス性能が低下するという問題がある。

[0004] また、基板上にバッファ層を介してGaN層およびAlGaN層を形成し、それを用いて複数の素子形成を行う構造において、各素子の間に、AlG

a N層の表面から基板まで、あるいは基板の近傍まで至るトレンチ分離構造を備える構造もある。しかしながら、エッチングによってトレンチを深く形成しなければならず、製造工程の長時間化を招き、製造コストが高くなってしまう。また、エッチングの際に用いるマスク材料も、深いトレンチが掘れるように厚膜レジストもしくはメタルマスクが必要になり、半導体装置の高集積化が難しくなる。

[0005] このため、素子分離領域に配置する絶縁膜をデポジションによって形成することが行われている。例えば、絶縁膜をデポジションによって形成する場合、次のような工程によって半導体装置が製造される。

[0006] まず、GaN層の上にAlGaN層を形成し、素子領域の周囲となる素子分離領域を素子領域よりも凹ませることでメサ構造にする。続いて、素子領域および素子分離領域の表面上に絶縁膜としてシリコン酸化膜をデポジションする。そして、所望のマスクを用いてゲート電極の形成予定位置においてシリコン酸化膜を開口させてAlGaN層に達する凹部を形成し、この凹部内にゲート絶縁膜を介してゲート電極を配置する。さらに、所望のマスクを用いてソース電極およびドレイン電極の形成予定位置、つまりゲート電極を挟んだ両側においてシリコン酸化膜を開口させてAlGaN層に達する凹部を形成し、各凹部内にソース電極やドレイン電極を配置する。これにより、素子分離領域に配置する絶縁膜をデポジションにて形成した構造の半導体装置が完成する。また、素子領域および素子分離領域の表面上に形成する絶縁膜として、シリコン酸化膜に代えてシリコン窒化膜を形成することもできる。

先行技術文献

特許文献

[0007] 特許文献1：特開2006-66480号公報

発明の概要

[0008] 上記したように、素子領域および素子分離領域の表面上に配置する絶縁膜をデポジションにて形成することで、熱酸化によって発生する問題、つまり

素子領域まで部分的に絶縁酸化膜が形成されることで表面の凹凸を増大させるという問題を解消できる。

- [0009] しかしながら、絶縁膜をシリコン酸化膜とする場合には、素子間のリーク防止については効果があるものの、電流コラプスについては十分な効果が得られないことが確認されている。また、絶縁膜をシリコン窒化膜とする場合には、電流コラプスについては効果があるものの、素子間のリーク防止については十分な効果が得られないことが確認されている。
- [0010] なお、電流コラプスとは、スイッチングデバイスのスイッチング動作に伴う電気抵抗増大効果により、ドレイン電流量の回復に時間が掛かり、ドレン電流が大幅に減少する現象をいう。
- [0011] 本開示は素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置およびその製造方法を提供することを目的とする。
- [0012] 本開示では、半絶縁性もしくは半導体にて構成される基板と、基板上に形成された3族元素の窒化物を主成分とする化合物半導体にて構成されたチャネル形成層と、チャネル形成層上に、ゲート絶縁膜を介してゲート電極が形成されたゲート構造と、チャネル形成層上において、ゲート構造を挟んだ両側に配置されたソース電極およびドレン電極と、を備えたスイッチングデバイスを含み、チャネル形成層のうちスイッチングデバイスが形成される領域を素子領域、該素子領域の周囲を素子分離領域として、素子領域においてチャネル形成層上に形成された絶縁材料で構成されるコラプス抑制層と、素子分離領域においてチャネル形成層上に形成され、コラプス抑制層とは異なる絶縁材料で形成されたリーク抑制層と、を有することを特徴としている。
- [0013] このように、互いに異なる材質で構成されたコラプス抑制層とリーク抑制層の両方を備えている。このため、素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置とすることが可能となる。

図面の簡単な説明

- [0014] 本開示についての上記目的およびその他の目的、特徴や利点は、添付の図面を参照しながら下記の詳細な記述により、より明確になる。その図面は、
[図1]本開示の第1実施形態にかかる横型のHEMTを有する半導体装置の断面図である。
[図2]図1に示す半導体装置の製造工程を示した断面図である。
[図3]本開示の第2実施形態にかかる横型のHEMTを有する半導体装置の断面図である。
[図4]図3に示す半導体装置の製造工程を示した断面図である。
[図5]本開示の第3実施形態にかかる横型のHEMTを有する半導体装置の断面図である。
[図6]図5に示す半導体装置の製造工程を示した断面図である。

発明を実施するための形態

- [0015] 以下、本開示の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。

- [0016] (第1実施形態)

本開示の第1実施形態について説明する。図1に示すように、本実施形態にかかる半導体装置は、3族元素の窒化物を主成分とする化合物半導体を用いたスイッチングデバイスとして、横型のHEMTを備えている。このHEMTは、以下のように構成されている。

- [0017] 横型HEMTは、基板1の表面に、GaN層2およびn型のAlGaN層3が積層された構造を化合物半導体基板として用いて形成されている。この化合物半導体基板におけるAlGaN/GaN界面のGaN層側に、ピエゾ効果及び分極効果により2次元電子ガス（以下、2DEG）キャリアが誘起されることで横型HEMTが動作するようになっている。

- [0018] 基板1は、Si(111)やSiCおよびサファイヤなどの半絶縁性材料や半導体材料によって構成されており、この上にGaN層2とAlGaN層3が例えればヘテロエピタキシャル成長によって形成されている。基板1の比

抵抗値は目的とするデバイスの特性に合わせて、基板1内の不純物濃度により任意に調整すればよい。また、図示していないが、GaN層2と基板1との間にAlGaN-GaN超格子層などを介在させ、GaN層2の結晶性を良好なものにすることも有効である。ここでの結晶性とは、GaN層2中の欠陥や転位などであり、電気的及び光学的な特性に対して影響を及ぼすものである。

- [0019] 基板1のうちデバイス形成が行われる部分を素子領域として、この素子領域の周囲に位置する素子分離領域に、凹部4が形成されることでメサ構造が構成されている。凹部4は、AlGaN層3の表面からGaN層2に達する深さとされ、凹部4の側壁面は基板表面に対して傾斜させられている。例えば、AlGaN層3を20nm程度の厚みで形成しているが、凹部4はそれ以上の深さとされている。
- [0020] また、AlGaN層3の表面には溝部3a、3bが形成されている。AlGaN層3の表面のうち両溝部3a、3bの間には、ゲート絶縁膜5およびその上に形成されたゲート電極6にて構成されるゲート構造が備えられている。ゲート絶縁膜5は、酸化膜などによって構成されており、ゲート電極6は、不純物がドープされたPoli-Siや金属材料などによって構成されている。ただし、ゲート電極6及びゲート絶縁膜5の材料は、目的とするデバイスの閾値電圧及びゲート耐圧、長期信頼性等を鑑みて、最適な材料及びその構造を選べばよい。例えば、ゲート絶縁膜5としては、Si酸化膜の他に、Si窒化膜やSiON、Al₂O₃やLa₂O₃などの高誘電率材料を用いることも有効であるし、それらの混合膜、積層膜でもよい。ゲート絶縁膜5を高誘電率膜とする場合、多結晶化抑制のために、窒素やSiなどを高温熱処理やプラズマプロセスを用いてドープしてもよい。
- [0021] 一方、AlGaN層3の表面のうち溝部3aが配置された場所には、溝部3a内に入り込むようにソース電極7が形成されており、溝部3bが配置された場所には、溝部3b内に入り込むようにドレイン電極8が形成されている。これらソース電極7やドレイン電極8は、例えばAlなどの電極材料で

構成されており、それぞれ溝部3a、3bの表面とオーミック接触させられている。

[0022] そして、素子領域において、AlGaN層2の表面のうちゲート構造やソース電極7およびドレイン電極8以外の部分を覆うように、コラプス抑制層9が例えば50nmの厚さで形成されている。このコラプス抑制層9は、電流コラプスを抑制するための保護膜であり、窒素もしくはAlを含む絶縁材料、例えばシリコン窒化膜やシリコン酸化窒化膜、アルミナ(Al_2O_3)もしくはアルミシリケート($AlSiO$)等により構成されている。このような絶縁材料を用いたコラプス抑制層9を備えることによって、素子領域に形成されるスイッチングデバイスのスイッチング動作に伴う電気抵抗増大を抑制でき、ドレイン電流量の回復時間の縮小を図ることで、ドレイン電流の減少を抑制することが可能となる。コラプス抑制層9の厚さは、連続膜が形成できる厚さ以上である必要がある。膜が不連続である場合には、不連続領域においてコラプス現象が生じてしまう。典型的には、1nm以上である必要があるが、ALD (atomic layer deposition) 法などにより、制御性良く膜厚制御できる場合は、1層以上のコラプス抑制層9が形成されれば、所望の効果が達成できる。

[0023] さらに、コラプス抑制層9の表面および凹部4内におけるGaN層2やAlGaN層3の露出部分の表面上に、リーク抑制層10が例えば100nmの厚さで形成されている。このリーク抑制層10は、素子間のリークを抑制するためのもの保護膜であり、コラプス抑制層9とは異なる材質の絶縁材料、例えばシリコン酸化膜やGaNの酸化物を主成分とする材料等により構成されている。特に、リーク抑制層10については酸素を少なくとも1%以上含む材料で構成すると、GaN層表面に局在する欠陥を〇終端でき、それを介したリーク電流が効果的に抑制できるため好ましい。このような絶縁材料を用いたリーク抑制層10を備えることにより、隣接する素子間の絶縁分離が的確に行え、素子間のリークを抑制することが可能となる。リーク抑制層10の膜厚下限値は、コラプス抑制層9と同様に、1nm以上である必要があ

り、A L D法を用いる場合には、1層以上が形成されていれば、所望の効果が達成できる。

- [0024] このような構成により、本実施形態にかかる横型のHEMTが構成されている。このように構成される横型のHEMTは、ゲート電極6に対してゲート電圧が印加されることでスイッチング動作を行う。具体的には、ゲート電極6に対してゲート電圧が印加されることで、ゲート電極6の下方におけるGaN層2とAlGaN層3のGaN層側に2DEGで構成される電子層（チャネル）の密度が制御され、ソースードレイン間に電圧が加えられる。これにより、横型のHEMTは、ソースードレイン間に電流を流すという動作を行う。
- [0025] そして、本実施形態の半導体装置においては、互いに異なる材質で構成されたコラプス抑制層9とリーク抑制層10の両方を備えている。このため、素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置とすることが可能となる。また、コラプス抑制層9およびリーク抑制層10を形成することで、デバイスの寄生容量を低減でき、高速動作化が可能になるという効果も得られる。
- [0026] 以下、本実施形態にかかる横型のHEMTを有する半導体装置の製造方法について、図2を参照して説明する。

- [0027] [図2(a)に示す工程]
Si(111)やSiCおよびサファイヤなどで構成された基板1の表面に、GaN層2およびn型のAlGaN層3が積層された構造を有する化合物半導体基板を用意する。例えば、基板1の表面に、GaN層2およびAlGaN層3をMOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相成長)法や超高純度、高精度にしたMBE(Molecular Beam Epitaxy:分子線エピタキシー)法などによって形成する。
- [0028] 次に、AlGaN層3の表面に、LPCVD(Low Pressure Chemical Vap or Deposition:減圧気相成長)法等により、例えば窒素もしくはArを含む絶縁材料で構成されるコラプス抑制層9を成膜する。そして、スピノコート

などによってレジスト膜20を成膜したのち、フォトリソグラフィ工程を経てレジスト膜20をパターニングし、レジスト膜20を素子領域となる部分にのみ残す。

[0029] [図2 (b) に示す工程]

レジスト膜20をマスクとして、コラプス抑制層9の表面からRIE (Reactive Ion Etching) などによってエッチングし、AlGaN層3を貫通してGaN層2に達する深さの凹部4を形成することでメサ構造を構成する。これにより、AlGaN層3およびGaN層2に凹部4が形成されると共に、素子領域に残されたAlGaN層3の上にコラプス抑制層9が残される。この後、レジスト膜20を除去する。

[0030] [図2 (c) に示す工程]

コラプス抑制層9の表面および凹部4内におけるGaN層2やAlGaN層3の露出部分の表面上に、LPCVD法等により、例えばシリコン酸化膜やGaの酸化物を主成分とする材料等により構成されるリーク抑制層10を成膜する。

[0031] この後の工程については従来と同様であるため図示しないが、例えば以下の工程を行っている。リーク抑制層10の表面にレジスト膜を成膜したのち、これをパターニングしてゲート構造の形成予定領域以外の部分にレジスト膜を残す。そして、このレジスト膜をマスクとしてリーク抑制膜10およびコラプス抑制膜9を除去してAlGaN層3を露出させる。そして、レジスト膜を除去したのち、少なくともAlGaN層3の露出した表面を覆うようにゲート絶縁膜5を形成し、さらにゲート絶縁膜5の上にゲート電極6を形成する。さらに、再度リーク抑制層10やゲート構造の上にレジスト膜を成膜したのち、これをパターニングしてソース電極7およびドレイン電極8の形成予定領域以外の部分にレジスト膜を残す。このレジスト膜をマスクとしてリーク抑制膜10やコラプス抑制膜9を除去すると共にAlGaN層3の一部を除去することで溝部3a、3bを形成する。そして、レジスト膜を除去したのち、溝部3a、3b内にソース電極7およびドレイン電極8を形成

する。このようにして、図1に示す半導体装置が完成する。

[0032] 以上説明したように、本実施形態では、互いに異なる材質で構成されたコラプス抑制層9とリーク抑制層10の両方を備えている。このため、素子間のリーク防止を図りつつ、電流コラプス現象についても効果が得られる構造を有する半導体装置とすることが可能となる。

[0033] (第2実施形態)

本開示の第2実施形態について説明する。本実施形態は、第1実施形態に対してコラプス抑制層9の構造を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。

[0034] 図3に示すように、本実施形態では、メサ構造を構成する凹部4の側壁面が覆われるようコラプス抑制層9を形成している。つまり、コラプス抑制層9のうちAlGaN層3の上に形成された部分を表面部9aとして、この表面部9aの側面および凹部4の側壁面を覆うようにサイドウォール部9bを備えている。

[0035] このように、表面部9aに加えてサイドウォール部9bを備えることにより、素子領域のエッジ部、つまり凹部4の側壁面の位置においても電流コラプスを抑制することができる。このため、第1実施形態に示した効果が得られるのに加えて、より効果的に電流コラプスを抑制することが可能となる。

[0036] 次に、図4を参照して、本実施形態にかかる横型HEMTを有する半導体装置の製造方法について説明する。

[0037] [図4(a)に示す工程]

まず、第1実施形態で説明した図2(a)、(b)に示す工程を行う。すなわち、基板1の上に、GaN層2、AlGaN層3およびコラプス抑制層9の表面部9aを形成するための表面形成膜30を形成すると共に、素子分離領域において表面形成膜30およびAlGaN層3やGaN層2の表面部を除去することで凹部4を形成する。

[0038] [図4(b)に示す工程]

表面形成膜30の表面および凹部4内におけるGaN層2やAlGaN層3の露出部分の表面上に、コラプス抑制層9のうちのサイドウォール部9bを構成するためのサイドウォール形成膜31を形成する。例えば、LPCVD法等により、例えば窒素もしくはAlを含む絶縁材料により構成されるサイドウォール形成膜31を形成する。

[0039] [図4Cに示す工程]

サイドウォール形成膜31を異方性エッチングすることで、表面部9aの側面および凹部4の側壁面を覆うようにサイドウォール部9bを形成する。これにより、コラプス抑制層9が構成され、コラプス抑制層9によって、素子領域のエッジ部、つまり凹部4の側壁面の位置が覆われた構造となる。サイドウォール部9b、メサ傾斜部分に露出したAlGaN/GaN界面部分が覆われるよう形成されればよい。

[0040] [図4(d)に示す工程]

第1実施形態で説明した図2(c)に示す工程を行う。これにより、コラプス抑制層9の表面および凹部4内におけるGaN層2やAlGaN層3の露出部分の表面上に、例えばシリコン酸化膜やGaの酸化物を主成分とする材料等により構成されるリーク抑制層10を成膜する。

[0041] この後は、第1実施形態で説明した方法によって、ゲート構造やソース電極7およびドレイン電極8を形成することで、図3に示した本実施形態にかかる半導体装置を製造することができる。

[0042] (第3実施形態)

本開示の第3実施形態について説明する。本実施形態は、第2実施形態に対してリーク抑制層10の構造を変更したものであり、その他については第2実施形態と同様であるため、第2実施形態と異なる部分についてのみ説明する。

[0043] 図5に示すように、本実施形態でも、メサ構造を構成する凹部4の側壁面が覆われるようコラプス抑制層9を形成しているが、リーク抑制層10についてはコラプス抑制層9の上には形成しておらず、凹部4の底面部の表面

上にのみ形成してある。つまり、リーク抑制層10が素子分離領域のみに形成された構造としている。

- [0044] このように、リーク抑制層10が素子分離領域のみに形成された構造としても、第2実施形態と同様、表面部9aに加えてサイドウォール部9bを備えているため、素子領域のエッジ部、つまり凹部4の側壁面の位置においても電流コラプスを抑制することができる。このため、第2実施形態と同様、第1実施形態に示した効果が得られるのに加えて、より効果的に電流コラプスを抑制することが可能となる。
- [0045] 次に、図6を参照して、本実施形態にかかる横型HEMTを有する半導体装置の製造方法について説明する。
- [0046] まず、図6(a)～(c)に示す工程において、第2実施形態で説明した図4(a)～(c)と同様の工程を行い、表面部9aの側面および凹部4の側壁面を覆うようにサイドウォール部9bを形成したコラプス抑制層9を構成する。この後、図6(d)に示す工程として、熱酸化工程を行うことで、凹部4の底面においてGaN層2が露出している部分を熱酸化して酸化ガリウム(Ga_2O_3)からなるリーク抑制層10を形成する。本実施形態では、リーク抑制層10の酸化工程の際に素子領域がコラプス抑制層9に覆われているため、素子形成領域の酸化処理に伴う表面あれば生じない。この場合、コラプス抑制層9の膜厚は、リーク抑制層10の酸化工程にて素子領域のAlGaN層3が酸化されない膜厚以上である必要があり、典型的には50nm以上であるが、酸化工程のプロセス条件を鑑みて調整すればよい。
- [0047] このように構成されるリーク抑制層10は、GaNの熱酸化物を主成分とする膜によって構成されるため、デポジション膜にくらべて界面の未結合主密度が低減でき、界面を介したリーク電流成分を効果的に抑制できる効果を得ることができる。また、素子分離領域にのみリーク抑制層10を形成でき、メサ構造の段差を覆うようにリーク抑制層10を形成する必要がないため、リーク抑制層10の膜厚を薄くできる。このため、リーク抑制層10が厚くなる場合と比較して放熱効果を改善でき、素子の大電流動作化が可能となる

。

[0048] (変形例)

本開示は、実施形態に準拠して記述されたが、当該実施形態や構造に限定されるものではない。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

[0049] 例えば、上記実施形態では、メサ構造を構成する凹部4の側壁面が基板表面に対して傾斜させられた状態としている。これは、後で形成するサイドウォール形成膜31やリーク抑制層10が凹部4の側壁面にも付着し易くするためであり、凹部4の側壁面が基板表面に対して垂直であっても構わない。また、必ずしもメサ構造としなくとも良い。

[0050] また、リーク抑制層10によって素子分離が可能であるが、素子分離領域においてGaN層2の表面に補助的にリーク阻止元素（例えば、F（フッ素）やFe（鉄）など）をイオン注入しておけば、より効果的にリーク抑制が可能となる。

[0051] さらに、上記各実施形態では、スイッチングデバイスとして、基板1上にチャネル形成膜としてGaN層2およびAlGaN層3を形成した構造を例に挙げた。これに対して他の構造のスイッチングデバイスを適用しても良い。例えば、基板1の上にGaN層2が形成され、GaN層2に接触するようゲート構造やソース電極7およびドレイン電極8が形成された構造のスイッチングデバイスを適用することもできる。また、GaN層2などのチャネル形成層を部分的に凹ませたりセス部を設け、このリセス部内にゲート構造が配置されるスイッチングデバイスを適用することもできる。リセス内部のAlGaN層3は完全にエッチング除去してもよいし、部分的に残してもよく、形成するデバイスの動作閾値電圧、チャネル抵抗の設計によって、適宜最適なものを用いればよい。

請求の範囲

- [請求項1] 半絶縁性もしくは半導体にて構成される基板（1）と、
前記基板上に形成された3族元素の窒化物を主成分とする化合物半
導体にて構成されたチャネル形成層（2、3）と、
前記チャネル形成層上に、ゲート絶縁膜（5）を介してゲート電極
(6) が形成されたゲート構造と、
前記チャネル形成層上において、前記ゲート構造を挟んだ両側に配
置されたソース電極（7）およびドレイン電極（8）と、を備えたス
イッチングデバイスを含み、
前記チャネル形成層のうち前記スイッチングデバイスが形成される
領域を素子領域、該素子領域の周囲を素子分離領域として、
前記素子領域において前記チャネル形成層上に形成された絶縁材料
で構成されるコラプス抑制層（9）と、
前記素子分離領域において前記チャネル形成層上に形成され、前記
コラプス抑制層とは異なる絶縁材料で形成されたリーク抑制層（10
）と、を有する半導体装置。
- [請求項2] 前記コラプス抑制層は窒素もしくはアルミニウムを含む絶縁材料に
よって構成されており、
前記リーク抑制層は少なくとも酸素を1%含む絶縁材料によって構
成されている請求項1に記載の半導体装置。
- [請求項3] 前記チャネル形成層のうち前記素子分離領域に凹部（4）が形成さ
れることでメサ構造とされ、
前記リーク抑制層は、少なくとも前記凹部の底面上に形成されてい
る請求項1または2に記載の半導体装置。
- [請求項4] 前記素子領域では、前記コラプス抑制層と前記リーク抑制層とが順
に積層された積層構造とされ、
前記素子分離領域では、前記リーク抑制層のみが形成された構造と
されている請求項1ないし3のいずれか1つに記載の半導体装置。

[請求項5] 前記コラプス抑制層は、前記素子領域において前記チャネル形成層の表面上に形成された表面部（9a）と、前記メサ構造を構成する凹部の側壁面に形成されたサイドウォール部（9b）とを有して構成され、

前記素子領域では、前記コラプス抑制層と前記リーク抑制層とが順に積層された積層構造とされ、

前記素子分離領域では、前記リーク抑制層のみが形成された構造とされている請求項3に記載の半導体装置。

[請求項6] 前記コラプス抑制層は、前記素子領域において前記チャネル形成層の表面上に形成された表面部（9a）と、前記メサ構造を構成する凹部の側壁面に形成されたサイドウォール部（9b）とを有して構成され、

前記素子領域では、前記コラプス抑制層のみが形成された構造とされ、

前記素子分離領域では、前記リーク抑制層のみが形成された構造とされている請求項3に記載の半導体装置。

[請求項7] 請求項4に記載の半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を形成する工程と、
前記チャネル形成層の上に、前記コラプス抑制層を形成する工程と
、

前記コラプス抑制層の上にマスク（20）を配置したのち、該マスクを用いて、前記素子分離領域において前記コラプス抑制層および前記チャネル形成層をエッチングし、前記チャネル形成層に凹部（4）を形成すると共に前記素子領域に残された前記チャネル形成層の上に前記コラプス抑制層を残す工程と、

前記コラプス抑制層の上を含め、前記凹部内における前記チャネル形成層の上に、前記コラプス抑制層とは異なる絶縁材料で構成される前記リーク抑制層を形成する工程と、を含んでいる半導体装置の製造

方法。

[請求項8]

請求項5に記載の半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を形成する工程と、
前記チャネル形成層の上に、前記コラプス抑制層のうちの前記表面
部を形成するための表面形成膜(30)を形成する工程と、
前記表面形成膜の上にマスク(20)を配置したのち、該マスクを
用いて、前記素子分離領域において前記表面形成膜および前記チャネ
ル形成層をエッチングし、前記チャネル形成層に凹部(4)を形成す
ると共に前記素子領域に残された前記チャネル形成層の上に前記表面
部を残す工程と、
前記表面部を含め、前記凹部内における前記チャネル形成層の上に
、前記コラプス抑制層のうちの前記サイドウォール部を形成するため
のサイドウォール形成膜(31)を形成する工程と、
前記サイドウォール形成膜を異方性エッチングすることで、前記表
面部および前記凹部の側壁面を覆うように前記サイドウォール部を形
成する工程と、
前記コラプス抑制層の上を含め、前記凹部内における前記チャネル
形成層の上に、前記コラプス抑制層とは異なる絶縁材料で構成される
前記リーコ抑制層を形成する工程と、を含んでいる半導体装置の製造
方法。

[請求項9]

請求項6に記載の半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を形成する工程と、
前記チャネル形成層の上に、前記コラプス抑制層のうちの前記表面
部を形成するための表面形成膜(30)を形成する工程と、
前記表面形成膜の上にマスク(20)を配置したのち、該マスクを
用いて、前記素子分離領域において前記表面形成膜および前記チャネ
ル形成層をエッチングし、前記チャネル形成層に凹部(4)を形成す
ると共に前記素子領域に残された前記チャネル形成層の上に前記表面


部を残す工程と、

前記表面部を含め、前記凹部内における前記チャネル形成層の上に、前記コラプス抑制層のうちの前記サイドウォール部を形成するためのサイドウォール形成膜（31）を形成する工程と、


前記サイドウォール形成膜を異方性エッチングすることで、前記表面部および前記凹部の側壁面を覆うように前記サイドウォール部を形成する工程と、

熱酸化を行うことにより、前記凹部内における前記チャネル形成層の表面上に、前記コラプス抑制層とは異なる絶縁材料で構成される前記リーク抑制層を形成する工程と、を含んでいる半導体装置の製造方法。


[図1]




[図2]




[図3]




[図4]



[図5]



[図6]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/004423

A. CLASSIFICATION OF SUBJECT MATTER

*H01L21/338(2006.01)i, H01L21/336(2006.01)i, H01L29/778(2006.01)i,
H01L29/78(2006.01)i, H01L29/812(2006.01)i*

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/338, H01L21/336, H01L29/778, H01L29/78, H01L29/812

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

<i>Jitsuyo Shinan Koho</i>	<i>1922–1996</i>	<i>Jitsuyo Shinan Toroku Koho</i>	<i>1996–2014</i>
<i>Kokai Jitsuyo Shinan Koho</i>	<i>1971–2014</i>	<i>Toroku Jitsuyo Shinan Koho</i>	<i>1994–2014</i>

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 2006-173241 A (Matsushita Electric Industrial Co., Ltd.), 29 June 2006 (29.06.2006), fig. 1 to 2; paragraphs [0009], [0051] (Family: none)	1–4, 7 5, 6, 8, 9
Y	JP 2006-173595 A (Matsushita Electric Industrial Co., Ltd.), 29 June 2006 (29.06.2006), fig. 3(b); paragraphs [0059], [0041] & US 2006/0226415 A1	5, 8
Y	JP 2012-49216 A (Mitsubishi Electric Corp.), 08 March 2012 (08.03.2012), fig. 1 (Family: none)	6, 9

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search

29 October, 2014 (29.10.14)

Date of mailing of the international search report

11 November, 2014 (11.11.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/004423

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2010-45343 A (IMEC), 25 February 2010 (25.02.2010), fig. 11 & US 2010/0012977 A1 & US 2013/0102140 A1 & EP 2146378 A2	1-9

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. H01L21/338(2006.01)i, H01L21/336(2006.01)i, H01L29/778(2006.01)i, H01L29/78(2006.01)i, H01L29/812(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. H01L21/338, H01L21/336, H01L29/778, H01L29/78, H01L29/812

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2014年
日本国実用新案登録公報	1996-2014年
日本国登録実用新案公報	1994-2014年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2006-173241 A (松下電器産業株式会社) 2006.06.29, 図1-2、 段落0009, 0051 (ファミリーなし)	1-4, 7
Y	JP 2006-173595 A (松下電器産業株式会社) 2006.06.29, 図3 (b)、 段落0059, 0041 & US 2006/0226415 A1	5, 8
Y	JP 2012-49216 A (三菱電機株式会社) 2012.03.08, 図1 (ファミリ ーなし)	6, 9

C欄の続きにも文献が列挙されている。

パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
- 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
- 「O」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 29. 10. 2014	国際調査報告の発送日 11. 11. 2014
国際調査機関の名称及びあて先 日本国特許庁 (ISA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 儀同 孝信 電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2010-45343 A (アイメック) 2010.02.25, 図11 & US 2010/0012977 A1 & US 2013/0102140 A1 & EP 2146378 A2	1-9